Elektronisk entusiastnettverk Kjernetips: Tildelt NIOS® II Embedded Processor C Language to Hardware (C2H) Acceleration Compiler Transformerer Hardware Accelerator i FPGA til FPGA, som krever høyere tidskrav.
Funksjoner: (1) ANSI / ISO C-kodeknappakselerasjon (2) Tett intensitet av programvaredesignprosesser (3) Direkte tilkobling av maskinvareakselerator og CPU-minnekartlegging (4) Sømløse støttepekere og arrays (5) Effektiv minnebehandlingsforsinkelse prediktiv utsendelse og pipeline Reduser strømforbruket ved å øke maskinvaren Systemdesignerfaring har alltid vært ansett for å øke maskinvaren for å øke strømforbruket. Forsiktig bruk av maskinvareakselerator bryter imidlertid denne opplevelsen: økende maskinvare vil redusere strømforbruket. Ved å analysere algoritmen implementeres den passende akseleratoren i programmerbar logikk, og forbedrer ikke bare designytelsen til det innebygde datasystemet, men reduserer også strømforbruket.
Med tanke på et slikt eksempel, vil den innebygde designeren at prosessoren skal kjøre programmet på 80 MHz, og avinstallere algoritmen for den store beregningsmengden til en lavere klokkefrekvens. Som vist i tabell 1, i den faktiske testen, kjører den innebygde prosessoren applikasjonskoden på 80 MHz, og 5-maskinvareakseleratoren kjører på 1 MHz, og systemytelsen har økt med 6 ganger, og systemets strømforbruk reduseres med 55 %.
Forbedre ytelsen til innebygd programvare i stor grad For programvareingeniører som trenger å forbedre ytelsen til innebygde applikasjoner, er maskinvareakselerasjon det viktigste verktøyet. Maskinvareakseleratoren kan gi fullt spill til fordelene med FPGA-parallell prosesseringsstruktur, sammenlignet med den generelle CPU, fullfører mer databehandling per klokkesyklus, og ytelsen har forbedret flere bestillinger. Se tabell 2 for ytelse og arealresultater for flere vanlige innebygde algoritmer.
Tabell 1 Merk: Systemressurser forbedrer den logiske enhetsekvivalenskostnaden for ressursene i brikken, som multiplikatorer og minne, og viser kostnadene etter å ha lagt til akselerator og buffer. Disse dataene indikerer at NIOS II C2H-kompilatoren kan forbedre systemytelsen betraktelig med minimale kostnader og ressurser.
Kjent programvaredesignprosess Så langt har den alltid blitt avinstallert manuelt til maskinvareakseleratoren, bare de utviklerne med verktøy, erfaring og tid kan bruke denne teknologien til å etablere, teste RTL-moduler (Register Transfer Grade) og integrert i prosessorsystemet. NIOS II C2H-kompilatoren etablerer og integrerer automatisk maskinvareakselerator, og utviklingstiden forkortes med noen minutter noen få minutter.
Hvis du tidligere har brukt Eclipse-basert NIOS II Integrated Development Environment (IDE), vil det være veldig enkelt å bruke Nios II C2H. Arbeidet du må gjøre er: Analyser programvarekoden for å bestemme funksjonen til flaskehalsen i ytelsen.
Marker ønsket funksjon i NIOS II IDE, høyreklikk på Acceleration.
Se den detaljerte C2H-kompilatorrapporten for å finne den enkle C-kodeoptimaliseringen.
Optimaliser og iterer til ønsket ytelse er nådd.
Nå raskt ytelseskravene til applikasjonen din, og lanser produkter på forhånd.
NIOS II C2H-kompilatoren lar deg raskt og effektivt optimalisere applikasjonsalgoritmen i designområdet, som kun er for programvareimplementering. Du må bare høyreklikke på hastigheten.
Bestillingsinformasjon Du kan nå bestille NIOS II C2H-kompilatoren. Vennligst se pris- og bestillingsinformasjonen i Tabell 2. Du kan laste ned og gratis evaluere NIOS II Embedded Design Set (EDS). Ta kontakt med din lokale Altera-forhandler for mer informasjon.
Vår andre produkt:
