FMUSER Wirless Overfør video og lyd enklere!

[e-postbeskyttet] WhatsApp + 8615915959450
Språk

    Det faktiske strømforbruket til klokketreet i RFID-chipdesign

    Chipsdesign er en av utviklingsprioritetene i hvert land, og utvidelse av Kinas chipdesignindustri vil bidra til å redusere mitt lands avhengighet av utenlandske chips. I tidligere artikler introduserte redaktøren en gang forover- og omvendt flyt av chipdesign og utsiktene for chipdesign. I denne artikkelen vil redaktøren introdusere deg for det faktiske kapittelet om chipdesign - optimalisering og realisering av klokke-treets strømforbruk i RFID-chipdesignen.

    1 Oversikt

    UHF RFID er en UHF-identifikasjonsbrikke for radiofrekvens. Brikken bruker en passiv strømforsyningsmodus: Etter å ha mottatt bærerenergien genererer RF-frontenheten et Vdd-strømsignal for å forsyne hele brikken til å fungere. På grunn av begrensningene i strømforsyningssystemet, kan ikke brikken generere en stor strømstasjon, så design med lav effekt har blitt et stort gjennombrudd i chiputviklingsprosessen. For å få den digitale kretsdelen til å produsere så lite strømforbruk som mulig, i den digitale logiske kretsdesignprosessen, i tillegg til å forenkle systemstrukturen (enkle funksjoner, inneholder bare kodingsmodulen, dekodingsmodulen, generasjonsmodulen for tilfeldig nummer, klokken , tilbakestillingsmodul, minnestyringsenhet I tillegg til den generelle styringsmodulen), blir asynkron kretsdesign vedtatt i utformingen av noen kretser. I denne prosessen så vi at fordi klokketreet forbruker en stor del av strømforbruket til den digitale logikken (ca. 30% eller mer), har også redusert strømforbruk til klokketreet blitt en reduksjon i strømforbruket til digital logikk og kraften til hele taggen. Et viktig trinn for forbruk.

    2 Flisekraftsammensetning og metoder for å redusere strømforbruket

    2.1 Sammensetningen av strømforbruk

    Figur 1 Sammensetning av brikkens strømforbruk

    Dynamisk strømforbruk inkluderer hovedsakelig kortslutningsstrømforbruk og flippende strømforbruk, som er hovedkomponentene i strømforbruket til dette designet. Kortslutningsstrømforbruket er det interne strømforbruket, som er forårsaket av den øyeblikkelige kortslutningen forårsaket av at P-røret og N-røret slås på i et bestemt øyeblikk i enheten. Omsetningsstrømforbruket skyldes lading og utlading av lastekapasitansen ved utgangen til CMOS-enheten. Strømforbruk av lekkasje inkluderer hovedsakelig strømforbruk forårsaket av lekkasje fra undergrensen og portlekkasje.

    I dag er de to viktigste kildene til strømforbruk: kapasitansomdannelse og underterskellekkasje.

    2.2 Hovedmetoder for å redusere strømforbruket

    Figur 2 Hovedmetoder for å redusere strømforbruket til brikken

    2.2.1 Reduser strømforsyningsspenningen Vdd

    Voltage Island: Ulike moduler bruker forskjellige strømforsyningsspenninger.

    MulTI-nivå spenningsskalering: Det er flere spenningskilder i samme modul. Bytt mellom disse spenningskildene i henhold til forskjellige applikasjoner.

    Dynamisk spenningsfrekvensskalering: Den oppgraderte versjonen av "multi-level Voltage Adjustment", som dynamisk justerer spenningen i henhold til arbeidsfrekvensen til hver modul.

    AdapTIve Voltage Scaling: En oppgradert versjon av DVFS som bruker en tilbakekoblingskrets som kan overvåke kretsadferd for å justere spenningen adaptivt.

    Underterskelkrets (designet er vanskeligere, og det forblir fortsatt innenfor omfanget av akademisk forskning)

    2.2.2 Reduser frekvens f og omsetningshastighet A

    Kodeoptimalisering (utvinning av vanlige faktorer, ressursbruk, operandisolering, seriell arbeid for å redusere toppstrømforbruk, etc.)

    Gated klokke

    Multiklokke-strategi

    2.2.3 Redusere lastekapasitans (CL) og transistorstørrelse (Wmos)

    Reduser sekvensielle enheter

    Flisareal og skala reduksjon

    Prosessoppgradering

    2.2.4 Reduser lekkasjestrøm Ileak

    Kontroll terskelspenning (terskel spenning) (terskelspenning ↑ lekkasjestrøm ↓ hvis du bruker MTCMOS, VTCMOS, DTCMOS)

    Kontroller portens spenning (Gate Voltage) (ved å kontrollere gate-kildespenningen for å kontrollere lekkasjestrømmen)

    Transistor Stack (koble overflødige transistorer i serie, øke motstanden for å redusere lekkasjestrøm)

    Gated strømforsyning (Power gaTIng eller PSO) (når modulen ikke fungerer, slå av strømmen for effektivt å redusere lekkasjestrømmen)

    3 Optimalisering av strømforbruket til klokkentreet i RFID-brikken

    Når brikken fungerer, skyldes en stor del av strømforbruket omsetningen til klokkenettverket. Hvis klokkenettverket er stort, vil strømtapet forårsaket av denne delen være veldig stort. Blant mange teknologier med lav effekt har den inngjerdede klokken den sterkeste tilbakeholdenhetseffekten på flip-strømforbruket og det interne strømforbruket. I denne designen sparer kombinasjonen av multi-level gated clock-teknologi og en spesiell strategi for optimalisering av Clock Tree en stor del av strømforbruket. Dette prosjektet brukte en rekke optimaliseringsstrategier for strømforbruk i logikkdesignen, og prøvde noen metoder i back-end-syntese og fysisk design. Gjennom flere strømoptimaliseringer og gjentakelser i front- og bakenden, ble logikkodedesignen og det minimale strømforbruket funnet Integrert tilnærming.

    4.1 Legg til klokkehåndtak manuelt i RTL-scenen

    Figur 3 Skjematisk diagram over inngjerdet klokke

    modul data_reg (En, Data, clk, out)

    inngang En, clk;

    inngang [7: 0] Data;

    utgang [7: 0] ut;

    alltid @ (posedge clk)

    hvis (En) ut = Data;

    endmodule

    Hensikten med dette trinnet er hovedsakelig dobbelt: Den første er å legge til en inngjerdet klokkeenhet for å kontrollere omsetningshastigheten og redusere det dynamiske strømforbruket mer rimelig i henhold til sannsynligheten for klokkeomsetningen til hver modul. Det andre er å produsere et klokkenettverk med en balansert struktur så mye som mulig. Det kan garanteres at noen klokkebuffere kan legges til i syntesetrinnet til bakklokke-treet for å redusere strømforbruket. ICG (Integrated Gating) -enheten i støperi-cellebiblioteket kan brukes direkte i selve kodeutformingen.

    4.2 Verktøyene i syntesefasen settes inn i den integrerte porten

    Figur 4 Gated klokkeinnføring under logisk syntese

    #Sett klokkevalgalternativer, max_fanout standard er ubegrenset

    set_clock_gating_style -sekvensiell_cellelås \

    -positive_edge_logic {integrert} \

    -control_point før \

    -control_signal scan_enable

    #Lag et mer balansert klokketre ved å sette inn "alltid aktivert" ICG

    sett power_cg_all_registers true

    sett power_remove_redundant_clock_gates true

    read_db design.gtech.db

    gjeldende_design topp

    link

    kilde design.cstr.tcl

    #Sett inn klokken

    insert_clock_gating

    kompilere

    # Generer en rapport om klokkeport satt inn

    report_clock_gating

    Hensikten med dette trinnet er å bruke det integrerte verktøyet (DC) til å automatisk sette inn gated unit for å redusere strømforbruket ytterligere.

    Det skal bemerkes at parameterinnstillingene for å sette inn ICG, for eksempel maksimal fanout (jo større fanout, jo mer strømsparing, jo mer balansert fanout, jo mindre skjevhet, avhengig av design, som vist på figuren), og minimum_bitwidth parameterinnstillingen I tillegg er det nødvendig å sette inn et normalt åpent ICG for mer komplekse gate-kontrollstrukturer for å gjøre klokkenettverksstrukturen mer balansert.

    4.3 Optimalisering av strømforbruket på syntesetrinnet til uretreet

    Figur 5 Sammenligning av to klokkestrukturer (a): dybdetype på flere nivåer; (b): få-nivå flat type

    Først introdusere innflytelsen av de omfattende parametrene til uretreet på strukturen til uretreet:

    Skew: Clock skew, det overordnede målet for uretreet.

    Innsettingsforsinkelse (forsinkelse): Den totale forsinkelsen på klokkestien, brukt til å begrense økningen i antall nivåer av klokkentreet.

    Maks taranstion: Maksimal konverteringstid begrenser antall buffere som kan drives av første nivå buffer.

    Maks kapasitans Maks vifte: Maksimal lastekapasitans og maksimal vifte begrenser antall buffere som kan drives av bufferen på første nivå.

    Det endelige målet med klokkesyntese i generell utforming er å redusere skjevhet. Å øke antall nivåer og redusere hvert nivå av fanout vil investere flere buffere og mer nøyaktig balansere ventetiden til hver klokkebane for å oppnå en mindre skjevhet. Men for laveffektsdesign, spesielt når klokkefrekvensen er lav, er ikke tidskravene veldig høye, så det er håpet at skalaen til uretreet kan reduseres for å redusere det dynamiske koblingsstrømforbruket forårsaket av uretreet. Som vist i figuren, kan størrelsen på klokketreet effektivt reduseres ved å redusere antall nivåer av uretreet og øke fanout. Imidlertid, på grunn av reduksjonen i antall buffere, er et klokketre med et mindre antall nivåer enn et klokke-tre på flere nivåer, omtrent balansere ventetiden til hver klokkevei, og få en større skjevhet. Det kan sees at med målet om å redusere skalaen til klokketreet, er klokke-tresyntese med lav effekt på bekostning av å øke en viss skjevhet.

    Spesielt for denne RFID-brikken bruker vi TSMC 0.18um CMOS LOGIC / MS / RF-prosessen, og klokkefrekvensen er bare 1.92M, som er veldig lav. På dette tidspunktet, når klokken brukes til syntese av klokke, brukes den lave klokken til å redusere skalaen til klokketreet. Strømforbruk klokke tre syntese setter hovedsakelig begrensningene for skjevhet, ventetid og transitt. Siden begrensning av fanout vil øke antallet klokketrinnivåer og øke strømforbruket, er denne verdien ikke satt. Standardverdien i biblioteket. I praksis har vi brukt 9 forskjellige tidsbegrensninger, og begrensningene og omfattende resultatene er vist i tabell 1.

    5 Konklusjon

    Som vist i tabell 1, er den generelle trenden at jo større målskjevhet er, desto mindre er den endelige størrelsen på klokke-treet, desto mindre er antallet klokke-trebuffere, og jo mindre er det tilsvarende dynamiske og statiske strømforbruket. Dette vil redde klokkentreet. Formålet med forbruket. Det kan sees at når målskjevheten er større enn 10ns, endres strømforbruket i utgangspunktet ikke, men den store skjevverdien vil føre til forverring av holdtimingen og øke antall buffere som er satt inn når du reparerer timingen, så en kompromiss bør inngås. Fra diagrammet er strategi 5 og strategi 6 de foretrukne løsningene. I tillegg, når den optimale skjev innstillingen er valgt, kan du også se at jo større Maks overgangsverdi er, jo lavere er det endelige strømforbruket. Dette kan forstås som jo lengre klokkesignalet overgangstid, jo mindre kreft kreves. I tillegg kan innstillingen av latensbegrensningen forstørres så mye som mulig, og verdien har liten effekt på det endelige resultatet av strømforbruket.

    List alle Spørsmål

    kallenavn

    Epost

    spørsmål

    Vår andre produkt:






      Skriv inn e-post for å få en overraskelse

      fmuser.org

      es.fmuser.org
      it.fmuser.org
      fr.fmuser.org
      de.fmuser.org
      af.fmuser.org -> Afrikaans
      sq.fmuser.org -> albansk
      ar.fmuser.org -> arabisk
      hy.fmuser.org -> armensk
      az.fmuser.org -> aserbajdsjansk
      eu.fmuser.org -> baskisk
      be.fmuser.org -> hviterussisk
      bg.fmuser.org -> Bulgarian
      ca.fmuser.org -> katalansk
      zh-CN.fmuser.org -> Kinesisk (forenklet)
      zh-TW.fmuser.org -> Kinesisk (tradisjonell)
      hr.fmuser.org -> Kroatisk
      cs.fmuser.org -> tsjekkisk
      da.fmuser.org -> dansk
      nl.fmuser.org -> Nederlandsk
      et.fmuser.org -> estisk
      tl.fmuser.org -> filippinsk
      fi.fmuser.org -> finsk
      fr.fmuser.org -> French
      gl.fmuser.org -> galisisk
      ka.fmuser.org -> Georgisk
      de.fmuser.org -> tysk
      el.fmuser.org -> gresk
      ht.fmuser.org -> haitisk kreolsk
      iw.fmuser.org -> hebraisk
      hi.fmuser.org -> hindi
      hu.fmuser.org -> Ungarsk
      is.fmuser.org -> islandsk
      id.fmuser.org -> indonesisk
      ga.fmuser.org -> Irsk
      it.fmuser.org -> Italiensk
      ja.fmuser.org -> japansk
      ko.fmuser.org -> koreansk
      lv.fmuser.org -> lettisk
      lt.fmuser.org -> litauisk
      mk.fmuser.org -> makedonsk
      ms.fmuser.org -> malaysisk
      mt.fmuser.org -> maltesisk
      no.fmuser.org -> norsk
      fa.fmuser.org -> persisk
      pl.fmuser.org -> polsk
      pt.fmuser.org -> portugisisk
      ro.fmuser.org -> rumensk
      ru.fmuser.org -> russisk
      sr.fmuser.org -> serbisk
      sk.fmuser.org -> Slovakisk
      sl.fmuser.org -> Slovenian
      es.fmuser.org -> spansk
      sw.fmuser.org -> Swahili
      sv.fmuser.org -> svensk
      th.fmuser.org -> Thai
      tr.fmuser.org -> tyrkisk
      uk.fmuser.org -> ukrainsk
      ur.fmuser.org -> urdu
      vi.fmuser.org -> Vietnamesisk
      cy.fmuser.org -> walisisk
      yi.fmuser.org -> Yiddish

       
      1 字段 2 字段 3 字段 4 字段 5 字段 6 字段 7 字段 8 字段 9 字段 10 字段
  •  

    FMUSER Wirless Overfør video og lyd enklere!

  • Kontakt

    Adresse:
    No.305 Room HuiLan Building No.273 Huanpu Road Guangzhou Kina 510620

    E-post:
    [e-postbeskyttet]

    Tlf / WhatApps:
    + 8615915959450

  • Type kategori

  • Nyhetsbrev

    FØRSTE ELLER FULLT NAVN

    E-post

  • paypal løsning Moneygram Western UnionBank of China
    E-post:[e-postbeskyttet]   WhatsApp: +8615915959450 Skype: sky198710021 Chat med meg
    Copyright 2006-2020 Powered By www.fmuser.org

    Kontakt oss